//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-23083092
// Cuda compilation tools, release 9.1, V9.1.85
// Based on LLVM 3.4svn
//

.version 6.1
.target sm_30
.address_size 64

	// .globl	__raygen__oxMain
.const .align 8 .b8 cs[32];

.visible .entry __raygen__oxMain(

)
{
	.reg .pred 	%p<53>;
	.reg .b16 	%rs<8>;
	.reg .f32 	%f<341>;
	.reg .b32 	%r<41>;
	.reg .b64 	%rd<13>;


	// inline asm
	call (%r6), _optix_get_launch_index_x, ();
	// inline asm
	// inline asm
	call (%r7), _optix_get_launch_index_y, ();
	// inline asm
	ld.const.u32 	%r9, [cs+28];
	setp.gt.s32	%p4, %r9, 0;
	@%p4 bra 	BB0_2;
	bra.uni 	BB0_1;

BB0_2:
	ld.const.u64 	%rd5, [cs+8];
	cvta.to.global.u64 	%rd6, %rd5;
	ld.const.u32 	%r40, [cs+24];
	mad.lo.s32 	%r11, %r40, %r7, %r6;
	mul.wide.u32 	%rd7, %r11, 16;
	add.s64 	%rd8, %rd6, %rd7;
	ld.global.v4.f32 	{%f329, %f330, %f331, %f62}, [%rd8];
	bra.uni 	BB0_3;

BB0_1:
	ld.const.u64 	%rd1, [cs];
	cvta.to.global.u64 	%rd2, %rd1;
	ld.const.u32 	%r40, [cs+24];
	mad.lo.s32 	%r10, %r40, %r7, %r6;
	mul.wide.u32 	%rd3, %r10, 8;
	add.s64 	%rd4, %rd2, %rd3;
	ld.global.v4.u16 	{%rs4, %rs5, %rs6, %rs7}, [%rd4];
	// inline asm
	{  cvt.f32.f16 %f49, %rs4;}

	// inline asm
	// inline asm
	{  cvt.f32.f16 %f50, %rs5;}

	// inline asm
	// inline asm
	{  cvt.f32.f16 %f51, %rs6;}

	// inline asm
	mul.f32 	%f52, %f49, 0f40800000;
	mul.f32 	%f53, %f50, 0f40800000;
	mul.f32 	%f54, %f51, 0f40800000;
	max.f32 	%f55, %f52, %f53;
	max.f32 	%f56, %f55, %f54;
	add.f32 	%f57, %f56, 0f3F800000;
	rcp.rn.f32 	%f58, %f57;
	mul.f32 	%f329, %f52, %f58;
	mul.f32 	%f330, %f53, %f58;
	mul.f32 	%f331, %f54, %f58;

BB0_3:
	mov.f32 	%f65, 0f3E68BA2E;
	cvt.rzi.f32.f32	%f66, %f65;
	fma.rn.f32 	%f67, %f66, 0fC0000000, 0f3EE8BA2E;
	abs.f32 	%f10, %f67;
	abs.f32 	%f11, %f329;
	setp.lt.f32	%p5, %f11, 0f00800000;
	mul.f32 	%f68, %f11, 0f4B800000;
	selp.f32	%f69, 0fC3170000, 0fC2FE0000, %p5;
	selp.f32	%f70, %f68, %f11, %p5;
	mov.b32 	 %r12, %f70;
	and.b32  	%r13, %r12, 8388607;
	or.b32  	%r14, %r13, 1065353216;
	mov.b32 	 %f71, %r14;
	shr.u32 	%r15, %r12, 23;
	cvt.rn.f32.u32	%f72, %r15;
	add.f32 	%f73, %f69, %f72;
	setp.gt.f32	%p6, %f71, 0f3FB504F3;
	mul.f32 	%f74, %f71, 0f3F000000;
	add.f32 	%f75, %f73, 0f3F800000;
	selp.f32	%f76, %f74, %f71, %p6;
	selp.f32	%f77, %f75, %f73, %p6;
	add.f32 	%f78, %f76, 0fBF800000;
	add.f32 	%f64, %f76, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f63,%f64;
	// inline asm
	add.f32 	%f79, %f78, %f78;
	mul.f32 	%f80, %f63, %f79;
	mul.f32 	%f81, %f80, %f80;
	mov.f32 	%f82, 0f3C4CAF63;
	mov.f32 	%f83, 0f3B18F0FE;
	fma.rn.f32 	%f84, %f83, %f81, %f82;
	mov.f32 	%f85, 0f3DAAAABD;
	fma.rn.f32 	%f86, %f84, %f81, %f85;
	mul.rn.f32 	%f87, %f86, %f81;
	mul.rn.f32 	%f88, %f87, %f80;
	sub.f32 	%f89, %f78, %f80;
	neg.f32 	%f90, %f80;
	add.f32 	%f91, %f89, %f89;
	fma.rn.f32 	%f92, %f90, %f78, %f91;
	mul.rn.f32 	%f93, %f63, %f92;
	add.f32 	%f94, %f88, %f80;
	sub.f32 	%f95, %f80, %f94;
	add.f32 	%f96, %f88, %f95;
	add.f32 	%f97, %f93, %f96;
	add.f32 	%f98, %f94, %f97;
	sub.f32 	%f99, %f94, %f98;
	add.f32 	%f100, %f97, %f99;
	mov.f32 	%f101, 0f3F317200;
	mul.rn.f32 	%f102, %f77, %f101;
	mov.f32 	%f103, 0f35BFBE8E;
	mul.rn.f32 	%f104, %f77, %f103;
	add.f32 	%f105, %f102, %f98;
	sub.f32 	%f106, %f102, %f105;
	add.f32 	%f107, %f98, %f106;
	add.f32 	%f108, %f100, %f107;
	add.f32 	%f109, %f104, %f108;
	add.f32 	%f110, %f105, %f109;
	sub.f32 	%f111, %f105, %f110;
	add.f32 	%f112, %f109, %f111;
	mov.f32 	%f113, 0f3EE8BA2E;
	mul.rn.f32 	%f114, %f113, %f110;
	neg.f32 	%f115, %f114;
	fma.rn.f32 	%f116, %f113, %f110, %f115;
	fma.rn.f32 	%f117, %f113, %f112, %f116;
	mov.f32 	%f118, 0f00000000;
	fma.rn.f32 	%f119, %f118, %f110, %f117;
	add.rn.f32 	%f120, %f114, %f119;
	neg.f32 	%f121, %f120;
	add.rn.f32 	%f122, %f114, %f121;
	add.rn.f32 	%f123, %f122, %f119;
	mov.b32 	 %r16, %f120;
	setp.eq.s32	%p7, %r16, 1118925336;
	add.s32 	%r17, %r16, -1;
	mov.b32 	 %f124, %r17;
	add.f32 	%f125, %f123, 0f37000000;
	selp.f32	%f126, %f124, %f120, %p7;
	selp.f32	%f12, %f125, %f123, %p7;
	mul.f32 	%f127, %f126, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f128, %f127;
	mov.f32 	%f129, 0fBF317200;
	fma.rn.f32 	%f130, %f128, %f129, %f126;
	mov.f32 	%f131, 0fB5BFBE8E;
	fma.rn.f32 	%f132, %f128, %f131, %f130;
	mul.f32 	%f133, %f132, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f134, %f133;
	add.f32 	%f135, %f128, 0f00000000;
	ex2.approx.f32 	%f136, %f135;
	mul.f32 	%f137, %f134, %f136;
	setp.lt.f32	%p8, %f126, 0fC2D20000;
	selp.f32	%f138, 0f00000000, %f137, %p8;
	setp.gt.f32	%p9, %f126, 0f42D20000;
	selp.f32	%f332, 0f7F800000, %f138, %p9;
	setp.eq.f32	%p10, %f332, 0f7F800000;
	@%p10 bra 	BB0_5;

	fma.rn.f32 	%f332, %f332, %f12, %f332;

BB0_5:
	setp.lt.f32	%p11, %f329, 0f00000000;
	setp.eq.f32	%p12, %f10, 0f3F800000;
	and.pred  	%p1, %p11, %p12;
	mov.b32 	 %r18, %f332;
	xor.b32  	%r19, %r18, -2147483648;
	mov.b32 	 %f139, %r19;
	selp.f32	%f334, %f139, %f332, %p1;
	setp.eq.f32	%p13, %f329, 0f00000000;
	@%p13 bra 	BB0_8;
	bra.uni 	BB0_6;

BB0_8:
	add.f32 	%f142, %f329, %f329;
	selp.f32	%f334, %f142, 0f00000000, %p12;
	bra.uni 	BB0_9;

BB0_6:
	setp.geu.f32	%p14, %f329, 0f00000000;
	@%p14 bra 	BB0_9;

	mov.f32 	%f328, 0f3EE8BA2E;
	cvt.rzi.f32.f32	%f141, %f328;
	setp.neu.f32	%p15, %f141, 0f3EE8BA2E;
	selp.f32	%f334, 0f7FFFFFFF, %f334, %p15;

BB0_9:
	abs.f32 	%f305, %f329;
	add.f32 	%f143, %f305, 0f3EE8BA2E;
	mov.b32 	 %r20, %f143;
	setp.lt.s32	%p17, %r20, 2139095040;
	@%p17 bra 	BB0_14;

	abs.f32 	%f326, %f329;
	setp.gtu.f32	%p18, %f326, 0f7F800000;
	@%p18 bra 	BB0_13;
	bra.uni 	BB0_11;

BB0_13:
	add.f32 	%f334, %f329, 0f3EE8BA2E;
	bra.uni 	BB0_14;

BB0_11:
	abs.f32 	%f327, %f329;
	setp.neu.f32	%p19, %f327, 0f7F800000;
	@%p19 bra 	BB0_14;

	selp.f32	%f334, 0fFF800000, 0f7F800000, %p1;

BB0_14:
	mov.f32 	%f314, 0fB5BFBE8E;
	mov.f32 	%f313, 0fBF317200;
	mov.f32 	%f312, 0f00000000;
	mov.f32 	%f311, 0f35BFBE8E;
	mov.f32 	%f310, 0f3F317200;
	mov.f32 	%f309, 0f3DAAAABD;
	mov.f32 	%f308, 0f3C4CAF63;
	mov.f32 	%f307, 0f3B18F0FE;
	mov.f32 	%f306, 0f3EE8BA2E;
	setp.eq.f32	%p20, %f329, 0f3F800000;
	selp.f32	%f146, 0f3F800000, %f334, %p20;
	cvt.sat.f32.f32	%f23, %f146;
	abs.f32 	%f24, %f330;
	setp.lt.f32	%p21, %f24, 0f00800000;
	mul.f32 	%f147, %f24, 0f4B800000;
	selp.f32	%f148, 0fC3170000, 0fC2FE0000, %p21;
	selp.f32	%f149, %f147, %f24, %p21;
	mov.b32 	 %r21, %f149;
	and.b32  	%r22, %r21, 8388607;
	or.b32  	%r23, %r22, 1065353216;
	mov.b32 	 %f150, %r23;
	shr.u32 	%r24, %r21, 23;
	cvt.rn.f32.u32	%f151, %r24;
	add.f32 	%f152, %f148, %f151;
	setp.gt.f32	%p22, %f150, 0f3FB504F3;
	mul.f32 	%f153, %f150, 0f3F000000;
	add.f32 	%f154, %f152, 0f3F800000;
	selp.f32	%f155, %f153, %f150, %p22;
	selp.f32	%f156, %f154, %f152, %p22;
	add.f32 	%f157, %f155, 0fBF800000;
	add.f32 	%f145, %f155, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f144,%f145;
	// inline asm
	add.f32 	%f158, %f157, %f157;
	mul.f32 	%f159, %f144, %f158;
	mul.f32 	%f160, %f159, %f159;
	fma.rn.f32 	%f163, %f307, %f160, %f308;
	fma.rn.f32 	%f165, %f163, %f160, %f309;
	mul.rn.f32 	%f166, %f165, %f160;
	mul.rn.f32 	%f167, %f166, %f159;
	sub.f32 	%f168, %f157, %f159;
	neg.f32 	%f169, %f159;
	add.f32 	%f170, %f168, %f168;
	fma.rn.f32 	%f171, %f169, %f157, %f170;
	mul.rn.f32 	%f172, %f144, %f171;
	add.f32 	%f173, %f167, %f159;
	sub.f32 	%f174, %f159, %f173;
	add.f32 	%f175, %f167, %f174;
	add.f32 	%f176, %f172, %f175;
	add.f32 	%f177, %f173, %f176;
	sub.f32 	%f178, %f173, %f177;
	add.f32 	%f179, %f176, %f178;
	mul.rn.f32 	%f181, %f156, %f310;
	mul.rn.f32 	%f183, %f156, %f311;
	add.f32 	%f184, %f181, %f177;
	sub.f32 	%f185, %f181, %f184;
	add.f32 	%f186, %f177, %f185;
	add.f32 	%f187, %f179, %f186;
	add.f32 	%f188, %f183, %f187;
	add.f32 	%f189, %f184, %f188;
	sub.f32 	%f190, %f184, %f189;
	add.f32 	%f191, %f188, %f190;
	mul.rn.f32 	%f193, %f306, %f189;
	neg.f32 	%f194, %f193;
	fma.rn.f32 	%f195, %f306, %f189, %f194;
	fma.rn.f32 	%f196, %f306, %f191, %f195;
	fma.rn.f32 	%f198, %f312, %f189, %f196;
	add.rn.f32 	%f199, %f193, %f198;
	neg.f32 	%f200, %f199;
	add.rn.f32 	%f201, %f193, %f200;
	add.rn.f32 	%f202, %f201, %f198;
	mov.b32 	 %r25, %f199;
	setp.eq.s32	%p23, %r25, 1118925336;
	add.s32 	%r26, %r25, -1;
	mov.b32 	 %f203, %r26;
	add.f32 	%f204, %f202, 0f37000000;
	selp.f32	%f205, %f203, %f199, %p23;
	selp.f32	%f25, %f204, %f202, %p23;
	mul.f32 	%f206, %f205, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f207, %f206;
	fma.rn.f32 	%f209, %f207, %f313, %f205;
	fma.rn.f32 	%f211, %f207, %f314, %f209;
	mul.f32 	%f212, %f211, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f213, %f212;
	add.f32 	%f214, %f207, 0f00000000;
	ex2.approx.f32 	%f215, %f214;
	mul.f32 	%f216, %f213, %f215;
	setp.lt.f32	%p24, %f205, 0fC2D20000;
	selp.f32	%f217, 0f00000000, %f216, %p24;
	setp.gt.f32	%p25, %f205, 0f42D20000;
	selp.f32	%f335, 0f7F800000, %f217, %p25;
	setp.eq.f32	%p26, %f335, 0f7F800000;
	@%p26 bra 	BB0_16;

	fma.rn.f32 	%f335, %f335, %f25, %f335;

BB0_16:
	setp.lt.f32	%p27, %f330, 0f00000000;
	and.pred  	%p2, %p27, %p12;
	mov.b32 	 %r27, %f335;
	xor.b32  	%r28, %r27, -2147483648;
	mov.b32 	 %f218, %r28;
	selp.f32	%f337, %f218, %f335, %p2;
	setp.eq.f32	%p29, %f330, 0f00000000;
	@%p29 bra 	BB0_19;
	bra.uni 	BB0_17;

BB0_19:
	add.f32 	%f221, %f330, %f330;
	selp.f32	%f337, %f221, 0f00000000, %p12;
	bra.uni 	BB0_20;

BB0_17:
	setp.geu.f32	%p30, %f330, 0f00000000;
	@%p30 bra 	BB0_20;

	mov.f32 	%f325, 0f3EE8BA2E;
	cvt.rzi.f32.f32	%f220, %f325;
	setp.neu.f32	%p31, %f220, 0f3EE8BA2E;
	selp.f32	%f337, 0f7FFFFFFF, %f337, %p31;

BB0_20:
	add.f32 	%f222, %f24, 0f3EE8BA2E;
	mov.b32 	 %r29, %f222;
	setp.lt.s32	%p33, %r29, 2139095040;
	@%p33 bra 	BB0_25;

	setp.gtu.f32	%p34, %f24, 0f7F800000;
	@%p34 bra 	BB0_24;
	bra.uni 	BB0_22;

BB0_24:
	add.f32 	%f337, %f330, 0f3EE8BA2E;
	bra.uni 	BB0_25;

BB0_22:
	setp.neu.f32	%p35, %f24, 0f7F800000;
	@%p35 bra 	BB0_25;

	selp.f32	%f337, 0fFF800000, 0f7F800000, %p2;

BB0_25:
	mov.f32 	%f323, 0fB5BFBE8E;
	mov.f32 	%f322, 0fBF317200;
	mov.f32 	%f321, 0f00000000;
	mov.f32 	%f320, 0f35BFBE8E;
	mov.f32 	%f319, 0f3F317200;
	mov.f32 	%f318, 0f3DAAAABD;
	mov.f32 	%f317, 0f3C4CAF63;
	mov.f32 	%f316, 0f3B18F0FE;
	mov.f32 	%f315, 0f3EE8BA2E;
	setp.eq.f32	%p36, %f330, 0f3F800000;
	selp.f32	%f225, 0f3F800000, %f337, %p36;
	cvt.sat.f32.f32	%f36, %f225;
	abs.f32 	%f37, %f331;
	setp.lt.f32	%p37, %f37, 0f00800000;
	mul.f32 	%f226, %f37, 0f4B800000;
	selp.f32	%f227, 0fC3170000, 0fC2FE0000, %p37;
	selp.f32	%f228, %f226, %f37, %p37;
	mov.b32 	 %r30, %f228;
	and.b32  	%r31, %r30, 8388607;
	or.b32  	%r32, %r31, 1065353216;
	mov.b32 	 %f229, %r32;
	shr.u32 	%r33, %r30, 23;
	cvt.rn.f32.u32	%f230, %r33;
	add.f32 	%f231, %f227, %f230;
	setp.gt.f32	%p38, %f229, 0f3FB504F3;
	mul.f32 	%f232, %f229, 0f3F000000;
	add.f32 	%f233, %f231, 0f3F800000;
	selp.f32	%f234, %f232, %f229, %p38;
	selp.f32	%f235, %f233, %f231, %p38;
	add.f32 	%f236, %f234, 0fBF800000;
	add.f32 	%f224, %f234, 0f3F800000;
	// inline asm
	rcp.approx.ftz.f32 %f223,%f224;
	// inline asm
	add.f32 	%f237, %f236, %f236;
	mul.f32 	%f238, %f223, %f237;
	mul.f32 	%f239, %f238, %f238;
	fma.rn.f32 	%f242, %f316, %f239, %f317;
	fma.rn.f32 	%f244, %f242, %f239, %f318;
	mul.rn.f32 	%f245, %f244, %f239;
	mul.rn.f32 	%f246, %f245, %f238;
	sub.f32 	%f247, %f236, %f238;
	neg.f32 	%f248, %f238;
	add.f32 	%f249, %f247, %f247;
	fma.rn.f32 	%f250, %f248, %f236, %f249;
	mul.rn.f32 	%f251, %f223, %f250;
	add.f32 	%f252, %f246, %f238;
	sub.f32 	%f253, %f238, %f252;
	add.f32 	%f254, %f246, %f253;
	add.f32 	%f255, %f251, %f254;
	add.f32 	%f256, %f252, %f255;
	sub.f32 	%f257, %f252, %f256;
	add.f32 	%f258, %f255, %f257;
	mul.rn.f32 	%f260, %f235, %f319;
	mul.rn.f32 	%f262, %f235, %f320;
	add.f32 	%f263, %f260, %f256;
	sub.f32 	%f264, %f260, %f263;
	add.f32 	%f265, %f256, %f264;
	add.f32 	%f266, %f258, %f265;
	add.f32 	%f267, %f262, %f266;
	add.f32 	%f268, %f263, %f267;
	sub.f32 	%f269, %f263, %f268;
	add.f32 	%f270, %f267, %f269;
	mul.rn.f32 	%f272, %f315, %f268;
	neg.f32 	%f273, %f272;
	fma.rn.f32 	%f274, %f315, %f268, %f273;
	fma.rn.f32 	%f275, %f315, %f270, %f274;
	fma.rn.f32 	%f277, %f321, %f268, %f275;
	add.rn.f32 	%f278, %f272, %f277;
	neg.f32 	%f279, %f278;
	add.rn.f32 	%f280, %f272, %f279;
	add.rn.f32 	%f281, %f280, %f277;
	mov.b32 	 %r34, %f278;
	setp.eq.s32	%p39, %r34, 1118925336;
	add.s32 	%r35, %r34, -1;
	mov.b32 	 %f282, %r35;
	add.f32 	%f283, %f281, 0f37000000;
	selp.f32	%f284, %f282, %f278, %p39;
	selp.f32	%f38, %f283, %f281, %p39;
	mul.f32 	%f285, %f284, 0f3FB8AA3B;
	cvt.rzi.f32.f32	%f286, %f285;
	fma.rn.f32 	%f288, %f286, %f322, %f284;
	fma.rn.f32 	%f290, %f286, %f323, %f288;
	mul.f32 	%f291, %f290, 0f3FB8AA3B;
	ex2.approx.ftz.f32 	%f292, %f291;
	add.f32 	%f293, %f286, 0f00000000;
	ex2.approx.f32 	%f294, %f293;
	mul.f32 	%f295, %f292, %f294;
	setp.lt.f32	%p40, %f284, 0fC2D20000;
	selp.f32	%f296, 0f00000000, %f295, %p40;
	setp.gt.f32	%p41, %f284, 0f42D20000;
	selp.f32	%f338, 0f7F800000, %f296, %p41;
	setp.eq.f32	%p42, %f338, 0f7F800000;
	@%p42 bra 	BB0_27;

	fma.rn.f32 	%f338, %f338, %f38, %f338;

BB0_27:
	setp.lt.f32	%p43, %f331, 0f00000000;
	and.pred  	%p3, %p43, %p12;
	mov.b32 	 %r36, %f338;
	xor.b32  	%r37, %r36, -2147483648;
	mov.b32 	 %f297, %r37;
	selp.f32	%f340, %f297, %f338, %p3;
	setp.eq.f32	%p45, %f331, 0f00000000;
	@%p45 bra 	BB0_30;
	bra.uni 	BB0_28;

BB0_30:
	add.f32 	%f300, %f331, %f331;
	selp.f32	%f340, %f300, 0f00000000, %p12;
	bra.uni 	BB0_31;

BB0_28:
	setp.geu.f32	%p46, %f331, 0f00000000;
	@%p46 bra 	BB0_31;

	mov.f32 	%f324, 0f3EE8BA2E;
	cvt.rzi.f32.f32	%f299, %f324;
	setp.neu.f32	%p47, %f299, 0f3EE8BA2E;
	selp.f32	%f340, 0f7FFFFFFF, %f340, %p47;

BB0_31:
	add.f32 	%f301, %f37, 0f3EE8BA2E;
	mov.b32 	 %r38, %f301;
	setp.lt.s32	%p49, %r38, 2139095040;
	@%p49 bra 	BB0_36;

	setp.gtu.f32	%p50, %f37, 0f7F800000;
	@%p50 bra 	BB0_35;
	bra.uni 	BB0_33;

BB0_35:
	add.f32 	%f340, %f331, 0f3EE8BA2E;
	bra.uni 	BB0_36;

BB0_33:
	setp.neu.f32	%p51, %f37, 0f7F800000;
	@%p51 bra 	BB0_36;

	selp.f32	%f340, 0fFF800000, 0f7F800000, %p3;

BB0_36:
	setp.eq.f32	%p52, %f331, 0f3F800000;
	selp.f32	%f302, 0f3F800000, %f340, %p52;
	ld.const.u64 	%rd9, [cs+8];
	cvta.to.global.u64 	%rd10, %rd9;
	mad.lo.s32 	%r39, %r40, %r7, %r6;
	mul.wide.u32 	%rd11, %r39, 16;
	add.s64 	%rd12, %rd10, %rd11;
	cvt.sat.f32.f32	%f303, %f302;
	mov.f32 	%f304, 0f3F800000;
	st.global.v4.f32 	[%rd12], {%f23, %f36, %f303, %f304};
	ret;
}